

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 4月15日

RECEIVED 2 9 APR 2004

出 願 番 号 Application Number:

特願2003-110319

WIPO PCT

[ST. 10/C]:

[JP2003-110319]

出 願 人
Applicant(s):

インターナショナル・ビジネス・マシーンズ・コーポレーション




# PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

A

井原

2003年10月28日



**BEST AVAILABLE COPY** 

【書類名】

特許願

【整理番号】

JP9030016

【提出日】

平成15年 4月15日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/406

【発明者】

【住所又は居所】

滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・

ビー・エム株式会社 野洲事業所内

【氏名】

砂永 登志男

【発明者】

【住所又は居所】 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・

ビー・エム株式会社 野洲事業所内

【氏名】

細川 浩二

【発明者】

【住所又は居所】 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・

ビー・エム株式会社 野洲事業所内

【氏名】

宮武 久忠

【特許出願人】

【識別番号】

390009531

【氏名又は名称】 インターナショナル・ビジネス・マシーンズ・コーポレ

ーション

【代理人】

【識別番号】

100086243

【弁理士】

【氏名又は名称】

坂口 博

【代理人】

【識別番号】

100091568

【弁理士】

【氏名又は名称】 市位 嘉宏 【代理人】

【識別番号】

100108501

【弁理士】

【氏名又は名称】 上野 剛史

【復代理人】

【識別番号】

100104444

【弁理士】

【氏名又は名称】

上羽 秀敏

【手数料の表示】

【予納台帳番号】

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

165170

【物件名】

要約書 1

【包括委任状番号】

9706050

【包括委任状番号】 9704733

【包括委任状番号】

0207860

【プルーフの要否】

要



【発明の名称】 ダイナミック型半導体記憶装置

## 【特許請求の範囲】

【請求項1】 ダイナミック型半導体記憶装置であって、

複数のメモリセルを含むメモリセルアレイを備え、

前記メモリセルアレイは複数のブロックに分割され、

前記ダイナミック型半導体記憶装置はさらに、

ロウアドレス信号をデコードしてブロック選択信号を発生するブロックデコーダと、

前記プロック選択信号を予め設定された分周比で分周して前記ブロック用にリフレッシュ周期を設定するリフレッシュサイクル制御回路と、

前記ブロック選択信号に応答して前記ブロックを選択するロウデコーダとを備 えたことを特徴とするダイナミック型半導体記憶装置。

【請求項2】 請求項1に記載のダイナミック型半導体記憶装置であって、 前記リフレッシュサイクル制御回路は、

前記分周比を設定するヒューズ回路と、

前記ヒューズ回路に設定された分周比で前記ブロック選択信号を分周する分周 器とを含むことを特徴とするダイナミック型半導体記憶装置。

【請求項3】 請求項2に記載のダイナミック型半導体記憶装置であって、 前記ヒューズ回路は前記ロウデコーダ上に形成されることを特徴とするダイナ ミック型半導体記憶装置。

【請求項4】 ダイナミック型半導体記憶装置であって、

複数のメモリセルを含むメモリセルアレイを備え、

前記メモリセルアレイは複数の第1階層ブロックに分割され、前記第1階層ブロックの各々はさらに複数の第2階層ブロックに分割され、

前記ダイナミック型半導体記憶装置はさらに、

前記第1階層ブロック用に第1のリフレッシュ周期を設定し、前記第2階層ブロック用に第2のリフレッシュ周期を設定するリフレッシュ周期設定手段を備えたことを特徴とするダイナミック型半導体記憶装置。

【請求項5】 請求項4に記載のダイナミック型半導体記憶装置であってさらに、

前記第1階層ブロックを第1のブロック選択信号に応答して選択し、その選択された第1階層ブロック内の前記第2階層ブロックを第2のブロック選択信号に応答して選択するロウデコーダを備え、

前記リフレッシュ周期設定手段は、

前記第1のブロック選択信号を予め定められた第1の分周比で分周する第1の 分周器と、

前記第2のブロック選択信号を予め定められた第2の分周比で分周する第2の分周器とを含むことを特徴とするダイナミック型半導体記憶装置。

【請求項6】 請求項5に記載のダイナミック型半導体記憶装置であって、前記リフレッシュ周期設定手段はさらに、

前記第1の分周比を設定する第1のヒューズ回路と、

前記第2の分周比を設定する第2のヒューズ回路とを含むことを特徴とするダイナミック型半導体記憶装置。

【請求項7】 請求項6に記載のダイナミック型半導体記憶装置であって、 前記第1及び第2のヒューズ回路は前記ロウデコーダ上に形成されることを特 徴とするダイナミック型半導体記憶装置。

【請求項8】 請求項4に記載のダイナミック型半導体記憶装置であってさらに、

前記第1階層ブロックを第1のブロック選択信号に応答して選択し、その選択された第1階層ブロック内の前記第2階層ブロックを第2のブロック選択信号に応答して選択するロウデコーダを備え、

前記リフレッシュ周期設定手段は、

前記第2のブロック選択信号を予め定められた第1又は第2の分周比で分周する分周器を含むことを特徴とするダイナミック型半導体記憶装置。

【請求項9】 請求項8に記載のダイナミック型半導体記憶装置であって、前記リフレッシュ周期設定手段はさらに、

前記第1又は第2の分周比を設定するヒューズ回路を含むことを特徴とするダ



イナミック型半導体記憶装置。

【請求項10】 請求項9に記載のダイナミック型半導体記憶装置であって

前記ヒューズ回路は前記ロウデコーダ上に形成されることを特徴とするダイナミック型半導体記憶装置。

# 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、ダイナミック型半導体記憶装置に関し、さらに詳しくは、リフレッシュの必要なDRAM (Dynamic Random Access Memory) に関する。

[0002]

# 【従来の技術】

携帯電話、携帯情報端末(PDA; Personal Digital Assistant)など、電池で駆動される機器では、そこで使用される半導体装置の低消費電力化が最も重要な課題である。従来、半導体メモリとしてはSRAM(Static Random Access Memory)が広く使用されてきた。SRAMのメモリセルは6つのCMOS(Complementary Metal Oxide Semiconductor)トランジスタからなり、わずかな消費電流でデータを保持できるからである。しかし、SRAMのメモリセルはDRAMのメモリセルよりも20倍以上大きい。また、近年必要なメモリ容量は増大してきており、現在の0.2~0.13 $\mu$ m程度の配線技術で32Mビットや64MビットなどのSRAMを製造すると、チップサイズが大きくなりすぎる。このようにSRAMはDRAMよりも面積効率が悪いが、この面積効率の悪さは微細化によってさらに悪化する。このため、SRAMをDRAMで置き換えた製品が出始めている。

# [0003]

しかし、DRAMはリフレッシュを必要とするため、データを保持した状態でのスタンバイ電流はSRAMよりもかなり大きい。低消費電力のSRAMを省スペースのDRAMで置き換えるためには、リフレッシュ電流をできる限り小さくする必要がある。



## [0004]

このような課題を解決することを目的として、現在、大容量のDRAMと小容量のSRAMとを組み合わせたマルチチップパッケージが提供されている。SRAMはDRAMのバックアップ用で、DRAMのデータのうち保持の必要なデータのみがSRAMに格納される。しかし、この製品でも十分な低消費電力化は得られていない。

## [0005]


DRAMの規格では一般に、64msなどのデータ保持時間が規定されている。メモリコントローラは規定されたデータ保持時間以内の周期で各メモリセルをリフレッシュしなければならない。DRAMの製造メーカはこの規格を満足するようにいくらか余裕を持ったデータ保持時間でテスト(以下「リテンションテスト」という)を行い、合格品を出荷している。このリテンションテストに合格するぎりぎりの短いデータ保持時間しか持たないメモリセルの総数はそれほど多くない。しかもデータ保持時間の短いメモリセルのほとんどは何らかの欠陥と関係しているため、冗長メモリセルと置き換えられ、実際には使用されない。したがって、実際に使用されるデータ保持時間の短いメモリセルの数はDRAM全体のメモリセルの数と比べれば非常に少ない。

## [0006]

実際にデータ保持時間の実力値を計測してみると、どのメーカのDRAMでも大多数は85℃でも軽く秒のオーダを超えるほどに長い。リテンションテストでは64msに余裕を持たせ、たとえば100msを基準値としているが、この基準値を超えられないメモリセルは数十ビット程度しか存在しない。データ保持時間の分布をグラフにすると、およそ99%のメモリセルは1秒を超えるデータ保持時間を持ち、ごく少数のメモリセルがデータ保持時間の短い裾野に分布している。

#### [0007]

従来のDRAMでは、規格に従い64msなど一律の周期で全メモリセルをリフレッシュしている。すなわち、全メモリセルの中で最短のデータ保持時間をリフレッシュ周期として採用している。上述したデータ保持時間の実力分布を考慮



# [0008]

このような課題を解決することを目的として、メモリセルをグループに分け、グループごとに最適なリフレッシュ周期を設定するようにした発明が提案されている。たとえば後掲の特許文献1には、ワード線ごとに最適なリフレッシュ周期を設定するようにした発明が開示されている。しかしこの発明では、多数あるワード線にそれぞれ異なるリフレッシュ周期を設定するため、膨大かつ複雑な回路が必要となる。また、後掲の特許文献2には、サブアレイごとに最適なリフレッシュ周期を設定するようにした発明が開示されている。また、後掲の特許文献3には、メモリセルアレイごとに最適なリフレッシュ周期を設定するようにした発明が開示されている。しかしこれらの発明では、アレイ数が少ないため、データ保持時間の実力値が短いメモリセルが全アレイに分散して存在している場合には十分な効果を得ることができない。

[0009]

【特許文献1】

特開平4-34794号公報

【特許文献2】

特開平5-109268号公報

【特許文献3】

特開平5-266657号公報

【特許文献4】

特開平5-2878号公報



## [0010]

# 【発明が解決しようとする課題】

本発明の目的は、リフレッシュ電流を低減したダイナミック型半導体記憶装置 を提供することである。

## [0011]

本発明のもう1つの目的は、リフレッシュ周期をきめ細かく設定することの可能なダイナミック型半導体記憶装置を提供することである。

## [0012]

本発明のさらにもう1つ目的は、上記目的を簡単な回路構成で実現したダイナミック型半導体記憶装置を提供することである。

## [0013]

# 【課題を解決するための手段】

本発明によるダイナミック型半導体記憶装置は、複数のメモリセルを含むメモリセルアレイを備える。メモリセルアレイは複数のブロックに分割される。ダイナミック型半導体記憶装置はさらに、ブロックデコーダと、リフレッシュサイクル制御回路と、ロウデコーダとを備える。ブロックデコーダは、ロウアドレス信号をデコードしてブロック選択信号を発生する。リフレッシュサイクル制御回路は、ブロック選択信号を予め設定された分周比で分周してブロック用にリフレッシュ周期を設定する。ロウデコーダは、ブロック選択信号に応答してブロックを選択する。

# [0014]

このダイナミック型半導体記憶装置では、ブロック選択信号が予め設定された 分周比で分周される。分周比が1の場合、ブロック選択信号は分周されないので、対応するブロックは通常の周期で選択される。たとえば分周比が1/2の場合、ブロック選択信号は1/2で分周されるので、対応するブロックは通常の1/2の周期で選択される。したがって、このブロックのリフレッシュ周期は通常の1/2となり、リフレッシュ電流が低減される。ここで、分周比は特に1/2に限定されることなく、1/4、1/8など、任意の比を採用することができる。しかも、リフレッシュサイクル制御回路を追加するだけでリフレッシュ電流が低



減されるので、本発明によるダイナミック型半導体記憶装置は簡単な回路構成で 実現することができる。

# [0015]

本発明によるもう1つのダイナミック型半導体記憶装置は、複数のメモリセルを含むメモリセルアレイを備える。メモリセルアレイは複数の第1階層ブロックに分割される。第1階層ブロックの各々はさらに複数の第2階層ブロックに分割される。ダイナミック型半導体記憶装置はさらに、リフレッシュ周期設定手段を備える。リフレッシュ周期設定手段は、第1階層ブロック用に第1のリフレッシュ周期を設定し、第2階層ブロック用に第2のリフレッシュ周期を設定する。

## [0016]

このダイナミック型半導体記憶装置では、メモリセルアレイが階層的にブロック化され、リフレッシュ周期はブロック単位で階層的に設定される。したがって、リフレッシュ周期をきめ細かく設定することができる。その結果、メモリセルアレイ全体のリフレッシュ電流はさらに低減される。

# [0017]

# 【発明の実施の形態】

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相 当部分には同一符号を付してその説明を援用する。

#### [0018]

# [第1の実施の形態]

図1を参照して、本発明の第1の実施の形態によるDRAMは、32MビットのメモリセルアレイMAと、ロウデコーダRDと、リフレッシュサイクル制御回路RCCCとを備える。メモリセルアレイMAは4個のサブアレイSUB1~SUB4に分割される。サブアレイSUB1~SUB4の各々は、行及び列に配置された8M(=8×2<sup>2</sup>0)個のメモリセル(図示せず)と、行に配置された1K(=2<sup>1</sup>0)個のワード線WLと、列に配置された8K(=8×2<sup>1</sup>0)個のビット線対BLと、ビット線対BLに対応して設けられた8K個のセンスアンプSAとを備える。

#### [0019]



サブアレイSUB1〜SUB4の各々はさらに4つの領域#1〜#4に分割される。領域#1〜#4の各々は256個のワード線WLを含む。8K個のセンスアンプSAは領域#1及び#2の間と領域#3及び#4の間とに4K個ずつ配置される。メモリセルアレイMA全体はさらに128個のブロックBKに分割される。各ブロックBKは32個のワード線WLを含む。

# [0020]

128個のブロックBKに対応し、ロウデコーダRDも128個のブロックロウデコーダBRDに分割される。各ブロックロウデコーダBRDは対応するブロックBK内の32個のワード線WLの中から1個を選択する。リフレッシュサイクル制御回路RCCCは、128個のブロックBKに適したリフレッシュ周期T $1\sim T128$ をそれぞれ設定する。

# [0021]

図2を参照して、このDRAMはさらに、アドレスレシーバADRと、ロウアドレスカウンタRACと、セレクタSELと、プリデコーダPDEC1及びPDEC2と、ブロックデコーダBDECとを備える。本実施の形態の特徴はリフレッシュサイクル制御回路RCCCを設けた点であり、それ以外の構成は従来と同じある。

# [0022]

アドレスレシーバADRは、入力された外部ロウアドレス信号EADを受信し、セレクタSELに与える。ロウアドレスカウンタRACは、内部ロウアドレス信号IADを内部的に発生し、セレクタSELに与える。メモリセルアレイMA全体にある4Kのワード線WLの中から1個のワード線WLを特定しなければならないので、外部ロウアドレス信号EAD及び内部ロウアドレス信号IADはともに12ビットである。

# [0023]

セレクタSELは、リフレッシュイネーブル信号REに応答して、アドレスレシーバADRからの外部ロウアドレス信号EAD又はロウアドレスカウンタRACからの内部ロウアドレス信号IADを選択する。リフレッシュイネーブル信号REは通常アクセス時にL(論理ロー)レベルになり、リフレッシュ時にH(論



理ハイ)レベルになる。リフレッシュイネーブル信号REがLレベルのとき、セレクタSELは外部ロウアドレス信号EADを選択する。リフレッシュイネーブル信号REがHレベルのとき、セレクタSELは内部ロウアドレス信号IADを選択する。セレクタSELは選択したロウアドレス信号のうち下位2ビット(第1及び第2ビット)をプリデコーダPDEC1に与え、その次の下位3ビット(第3~第5ビット)をプリデコーダPDEC2に与え、上位7ビット(第6~第12ビット)をプロックデコーダBDECに与える。

# [0024]

プリデコーダPDEC1は、2ビットのロウアドレス信号をデコードして4( $=2^2$ )ビットのプリデコード信号PD1を発生し、ロウデコーダRDに与える。プリデコーダPDEC2は、3ビットのロウアドレス信号をデコードして8( $=2^3$ )ビットのプリデコード信号PD2を発生し、ロウデコーダRDに与える。ブロックデコーダBDECは、7ビットのロウアドレス信号をデコードして128( $=2^7$ )ビットのブロック選択信号BSIを発生し、リフレッシュサイクル制御回路RCCCに与える。

# [0025]

リフレッシュサイクル制御回路RCCCは、ブロック選択信号BSIを予め定められた分周比で分周してブロックBK用にリフレッシュ周期を設定する。具体的には、リフレッシュイネーブル信号REがLレベルのとき、リフレッシュサイクル制御回路RCCCは、128ビットのブロック選択信号BSIをそのままロウデコーダRDに与える。このとき、換言すれば、リフレッシュサイクル制御回路RCCCはブロック選択信号BSIを分周比1で分周している。一方、リフレッシュイネーブル信号REがHレベルのとき、リフレッシュサイクル制御回路RCCCは、128ビットのブロック選択信号BSIをそれぞれ予め設定された分周比(たとえば1/2、1/4)で分周し、ロウデコーダRDに与える。

# [0026]

リフレッシュサイクル制御回路RCCCは、128ビットのブロック選択信号 BSIに対応する128個のブロックリフレッシュサイクル制御回路BRCCC に分割される。





## [0027]

リフレッシュイネーブル信号REがLレベルのとき、ブロックリフレッシュサイクル制御回路BRCCCの各々は、対応する1ビットのブロック選択信号BSIをそのまま対応するブロックロウデコーダBRDに与える。リフレッシュイネーブル信号REがHレベルのとき、ブロックリフレッシュサイクル制御回路BRCCCの各々は、対応する1ビットのブロック選択信号BSIを予め設定された分周比で分周し、対応するブロックロウデコーダBRDに与える。

#### [0028]

以下、リフレッシュサイクル制御回路RCCCに入力されるブロック選択信号を「入力ブロック選択信号BSI」といい、リフレッシュサイクル制御回路RCCCから出力されるブロック選択信号を「出力ブロック選択信号BSO」という。リフレッシュサイクル制御回路RCCCの具体的な回路構成は後述する。

## [0029]

ロウデコーダRDは、128ビットの出力ブロック選択信号BSOに応答して 128個のブロックBKの中から1個を選択し、さらにプリデコード信号PD1 及びPD2に応答して、選択されたブロックBK内の32個のワード線WLの中から1個を選択して活性化する。

#### [0030]

具体的には、ロウデコーダRDでは、128ビットの出力ブロック選択信号BSOに応答して128個のブロックロウデコーダBRDの中から1個が選択され、活性化される。活性化されたブロックロウデコーダBRDは8ビットのプリデコード信号PD2に応答して対応するブロックBK内の32個のワード線WLの中から4個を選択し、さらに4ビットのプリデコード信号PD1に応答して4個のワード線WLの中から1個を選択する。

#### [0031]

図3は、1個のブロックロウデコーダBRDに対応するブロックリフレッシュサイクル制御回路BRCCCの構成を示す。図3を参照して、ブロックリフレッシュサイクル制御回路BRCCCは、所望の分周比を設定するヒューズ回路FCと、ヒューズ回路FCに設定された分周比でブロック選択信号BSIを分周する



分周器FDとを備える。リフレッシュサイクル制御回路RCCC全体は、図3に示したブロックリフレッシュサイクル制御回路BRCCCを128個備える。

# [0032]

図4を参照して、ヒューズ回路FCは、プルアップ抵抗RA及びRBと、ポリシリコンなどからなるヒューズFA及びFBとを備える。ヒューズFA及びFBがともに切断されていない場合、ヒューズ信号FAI及びFBIはそれぞれヒューズFA及びFBによりともにLレベルにされる。ヒューズFAのみが切断された場合、ヒューズ信号FAIのみがプルアップ抵抗RAによりHレベルにされる。ヒューズFA及びFBがともに切断された場合、ヒューズ信号FAI及びFBIはそれぞれプルアップ抵抗RA及びRBによりともにHレベルにされる。

# [0033]

ヒューズ回路FCはプルアップ抵抗RA及びRBとポリシリコンなどからなる ヒューズFA及びFBとで構成され、MOSトランジスタなどを含んでいないた め、ロウデコーダRDの上に形成される。したがって、ヒューズ回路FCの追加 によるチップ面積の増大を抑えることができる。

# [0034]

再び図3を参照して、分周器FDは、転送ゲートTGと、ラッチ回路LCと、カウンタCTRと、AND(論理積)ゲートANDとを備える。

## [0035]

転送ゲートTGは、リフレッシュイネーブル信号REがHレベルのときオンになり、Lレベルのときオフになる。ラッチ回路LCは、相互に接続されたインバータ IV1及び IV2とからなる。リフレッシュイネーブル信号REがHレベルのとき、転送ゲートTGは入力ブロック選択信号BSIをラッチ回路LCに与える。ラッチ回路LCは入力ブロック選択信号BSIをラッチし、それを反転したカウンタ入力信号CINをカウンタCTRに与える。

# [0036]

カウンタCTRはカウンタ入力信号CINに応答してカウントアップされ、2ビットのカウンタ出力信号FAO, FBOを出力する。カウンタ出力信号FAOがLSB (Least Significant Bit) で、カウンタ出力信号FABがMSB (Mos



t Significant Bit) である。

## [0037]

カウンタCTRは、リフレッシュイネーブル信号REがHレベルのとき活性化され、Lレベルのとき非活性化される。ヒューズ信号FAI及びFBIがともにLレベルときも、カウンタCTRは非活性化される。非活性化されたカウンタCTRはカウンタ出力信号FAO及びFBOをともにHレベルに固定する。活性化されたカウンタCTRはカウンタ入力信号CINの立ち下がりエッジに応答してカウントアップされる。ヒューズ信号FAIがHレベルで、ヒューズ信号FBIがLレベルのとき、カウンタCTRはMSBのカウンタ出力信号FAOをHレベルに固定し、1ビットカウンタとして機能する。ヒューズ信号FAI及びFBIがともにHレベルのとき、カウンタCTRは2ビットカウンタとして機能する。

## [0038]

次に、このDRAMの動作を説明する。

## [0039]

リテンションテスト時にプロックBKごとにデータ保持時間を計測し、256 msのリテンションテストを合格したブロックBKについてはヒューズFA及びFBをともに切断する。256msのリテンションテストは不合格になったが、128msのリテンションテストを合格したブロックについてはヒューズFAのみを切断する。それ以外のブロック、つまり両方のリテンションテストを不合格になったブロックについてはヒューズFA及びFBともに切断しない。

#### [0040]

## (1) 通常アクセス時

通常アクセス時には、リフレッシュイネーブル信号REがLレベルになる。したがって、セレクタSELは外部ロウアドレス信号EADを選択する。また、128個の全ブロックBKについて、カウンタCTRはカウンタ出力信号FAO及びFBOをともにHレベルに固定するので、ANDゲートANDは入力プロック選択信号BSIをそのまま出力プロック選択信号BSOとしてブロックロウデコーダBRDに与える。したがって、リフレッシュサイクル制御回路RCCCは128ビットの入力ブロック選択信号BSIをそのまま128ビットの出力ブロック



ク選択信号BSOとしてロウデコーダRDに与える。よって、このDRAMは、 リフレッシュサイクル制御回路RCCCを持たない従来のDRAMと同様に動作 する。

#### [0041]

#### (2) リフレッシュ時

リフレッシュ時には、リフレッシュイネーブル信号REがHレベルになる。したがって、セレクタSELは内部ロウアドレス信号IADを選択する。また、リフレッシュサイクル制御回路RCCCはヒューズFA及びFBの切断状況に応じて異なった機能を発揮する。

#### [0042]

以下、バーストリフレッシュを例に挙げ、図5を参照してその動作を説明する。バーストリフレッシュは、4K個の全ワード線WLを順番に活性化して32M個の全メモリセルをリフレッシュするものである。

#### [0043]

# (2. 1) ヒューズFA及びFBがともに切断されていない場合

128個のブロックBKのうちある1個に注目する。この注目したブロックBKに対応するブロックリフレッシュサイクル制御回路BRCCCにおいて、ヒューズFA及びFBがともに切断されていない場合、ヒューズ信号FAI及びFBIはともにLレベルになる。そのため、カウンタCTRは非活性化され、カウンタ出力信号FAO及びFBOをともにHレベルに固定する。したがって、ANDゲートANDは入力ブロック選択信号BSIをそのまま出力ブロック選択信号BSO1としてブロックロウデコーダBRDに与える。

## [0044]

入力ブロック選択信号BSIは0.5 m s の間ずっとHレベルになるから、出力ブロック選択信号BSO1も同様に0.5 m s の間ずっとHレベルになる。ブロックロウデコーダBRDはこの0.5 m s の間に32個のワード線WLを15.6  $\mu$  s ずつ順番に活性化し、注目しているブロックBK内の全メモリセルをリフレッシュする。リフレッシュを完了すると、入力ブロック選択信号BSIはLレベルになる。この入力ブロック選択信号BSIがLレベルの間に、注目してい



るプロックBK以外の127個のプロックについて、入力プロック選択信号BS Iが0.5msずつHレベルになる。各プロックに0.5msかかるので、127個のプロックには63.5ms (=0.5ms×127)かかる。その結果、注目しているプロックBKについては、最初のリフレッシュ開始から64ms後に、入力プロック選択信号BSI及び出力プロック選択信号BSOIが再びHレベルになり、リフレッシュが再開される。

# [0045]

したがってこの場合、注目しているブロックBK内の全メモリセルは通常通り64msの周期でリフレッシュされる。

# [0046]

# (2.2) ヒューズFAが切断された場合

注目しているブロックBKに対応するブロックリフレッシュサイクル制御回路BRCCCにおいて、ヒューズFAのみが切断された場合、ヒューズ信号FAIはHレベルになり、ヒューズ信号FBIはLレベルになる。そのため、カウンタCTRはMSBのカウンタ出力信号FAOをHレベルに固定し、1ビットカウンタとして機能する。一方、Hレベルのリフレッシュイネーブル信号REに応答して転送ゲートTGがオンになっているので、ラッチ回路LCは入力ブロック選択信号BSIを反転したカウンタ入力信号CINをカウンタCTRに与える。カウンタCTRはカウンタ入力信号CINの立ち下がりエッジF1~F5に応じてカウントアップされるため、LSBのカウンタ出力信号FAOがLレベルの間、ANDゲートANDは出力ブロック選択信号BSO2をLレベルに固定する。すなわち、カウンタ出力信号FAOがLレベルの間、Hレベルの入力ブロック選択信号BSIは間引かれ、出力ブロック選択信号BSO2に現れない。よって、出力ブロック選択信号BSO2の周期は入力ブロック選択信号BSIの周期の2倍の128msになる。

#### [0047]

したがってこの場合、注目しているブロックBK内の全メモリセルは通常の2倍の128msの周期でリフレッシュされる。



## [0048]

# (2.3) ヒューズFA及びFBがともに切断された場合

注目しているブロックBKに対応するブロックリフレッシュサイクル制御回路BRCCCにおいて、ヒューズFA及びFBがともに切断された場合、ヒューズ信号FAI及びFBIはともにHレベルになる。そのため、カウンタCTRは2ビットカウンタとして機能する。MSBのカウンタ出力信号FAOはLSBのカウンタ出力信号FBOの立ち上がりエッジに応じて繰り返しL又はHレベルに変化する。カウンタ出力信号FAO又はFBOがLレベルの間、ANDゲートANDは出力ブロック選択信号BSO3をLレベルに固定する。すなわち、カウンタ出力信号FAO又はFABがLレベルの間、Hレベルの入力ブロック選択信号BSIは間引かれ、出力ブロック選択信号BSO3に現れない。よって、出力ブロック選択信号BSO3の周期は入力ブロック選択信号BSIの周期の4倍の256msになる。

## [0049]


したがってこの場合、注目しているブロックBK内の全メモリセルは通常の4倍の256msの周期でリフレッシュされる。

#### [0050]

なお、カウンタCTRはカウンタ入力信号CINの立ち下がりエッジF1~F5に応じてカウントアップされるが、リフレッシュイネーブル信号REがHレベルになってから最初のカウンタ入力信号CINの立ち下がりエッジF0に応じてはリセットされ、カウンタ出力信号FAO及びFBOはともにHレベルになる。したがって、ヒューズFA又はFBが切断されていてもいなくても、リフレッシュモードに入ってから最初のリフレッシュは安全のために必ず行われる。

#### [0051]

以上のように本実施の形態によれば、ブロックBKごとにリテンションテストを行い、256msのリテンションテストを合格したブロックBKについては256msのリフレッシュ周期を設定し、128msのリテンションテストを合格したブロックBKについては128msのリフレッシュ周期を設定し、それ以外のブロックBKについては64msのリフレッシュ周期を設定する。したがって



## [0052]

上記実施の形態ではブロック数は128個、リフレッシュ周期は64msの2倍及び4倍であるが、これらは特に限定されない。たとえばカウンタCTRを3ビットにすればリフレッシュ周期は8倍、カウンタCTRを4ビットにすればリフレッシュ周期は16倍になり、リフレッシュ周期の選択が増える。

## [0053]

本実施の形態によれば、リフレッシュ電流 Ir は一般に次の式(1)で与えられる。

I  $r = I b \times F 2 / N b + I b / 2 \times F 4 / N b + I b / 4 \times (N b - F 2 - F 4) / N b \cdots (1)$ 

## [0054]

ここで、Ibはリフレッシュ周期を64msにした場合の基本的なリフレッシュ電流、Fnは $n \times 64ms$ のリテンションテストで不合格になるブロックの数、Nbはプロックの総数である。

## [0055]

仮に128msのリテンションテストで12ブロックが不合格になり、256msのリテンションテストで26ブロックが不合格になったとすると、この場合のリフレッシュ電流 Ir は次の式(2)で得られる。

I  $r = I b \times 1 2/1 28 + I b/2 \times 26/1 28 + I b/4 \times (128 - 12 - 26)/128$ 

= I b × (1 2/1 2 8 + 1/2 × 2 6/1 2 8 + 1/4 × (1 2 8 - 1 2 - 2 6) /1 2 8) = 0. 3 7 1 I b ... (2)





#### [0056]

この場合のリフレッシュ電流 Ir は、リフレッシュ周期を一律に64msとした場合の3分の1近くになる。

## [0057]

#### [第2の実施の形態]

図6を参照して、本発明の第2の実施の形態によるDRAMは、2個のメモリセルアレイMAを備える。各メモリセルアレイMAは、行及び列に配置された32M個のメモリセル(図示せず)と、行に配置された16K個のワード線WLと、列に配置された2K個のビット線対BLとを備える。各メモリセルアレイMAは32Mビットのメモリ容量を有する。DRAM全体は64Mビットのメモリ容量を有する。各メモリセルアレイMAは64個のサブアレイSUBに分割される。各サブアレイSUBは512Kビットのメモリ容量を有する。

## [0058]

図7を参照して、各サブアレイSUBは、512K個のメモリセル(図示せず)と、256個のワード線WLと、2K個のビット線対BLとを備える。2K個のビット線対BLにはそれぞれ2K個のセンスアンプSAが接続される。

#### [0059]

図6に示した上下2個のメモリセルアレイMAの間には、図7に示すようにロウ系の周辺回路が配置される。ロウ系の周辺回路は、リフレッシュサイクル制御回路RCCCと、2個のロウデコーダRDと、2個の仮想ワード線デコーダ及びワード線ドライバ(以下、単に「ワード線ドライバ」という)VWDWLDと、制御回路CCとを備える。

## [0060]

リフレッシュサイクル制御回路RCCCは上下のサブアレイSUBの中央に設けられる。詳細は後述する。ロウデコーダRDはリフレッシュサイクル制御回路RCCCの両側に設けられる。上側のロウデコーダRDは上側のサブアレイSUB内にあるワード線WLをプリデコード信号に応答して選択する。下側のロウデコーダRDは下側のサブアレイSUBにあるワード線WLをプリデコード信号に応答して選択する。プリデコード信号はプリデコーダから与えられる。



## [0061]

このプリデコーダは本実施の形態では特に図示されていないが、基本的に図2に示した第1の実施の形態のプリデコーダPDEC1及びPDEC2と同じである。すなわち、プリデコーダはロウアドレス信号をデコードしてプリデコード信号を発生する。ロウアドレス信号としては、通常アクセス時に外部から入力された外部ロウアドレス信号が用いられ、リフレッシュ時には内部的に生成された内部ロウアドレス信号が用いられる。

## [0062]

ワード線ドライバVWDWLDはロウデコーダRDのさらに外側に設けられる。上側のワード線ドライバVWDWLDは上側のロウデコーダRDにより選択されたワード線WLを駆動する。下側のワード線ドライバVWDWLDは下側のロウデコーダRDにより選択されたワード線WLを駆動する。1回の動作で、2個のサプアレイSUBが同時に活性化され、4 K個のメモリセルが一斉にリフレッシュされる。

## [0063]

リフレッシュサイクル制御回路RCCC、ロウデコーダRD及びワード線ドライバVWDWLDの詳細を図8に示す。本実施の形態の特徴はリフレッシュサイクル制御回路RCCCを設けた点であり、それ以外の構成は従来と同じある。

#### [0064]

図8を参照して、ロウデコーダRDは、プリデコード信号ZL0に応答してサブアレイSUB、つまり256個のワード線WLを選択する。ロウデコーダRDはさらに、8ビットのプリデコード信号 $ZL1\sim ZL8$ に応答して、選択された256個のワード線WLの中から32個のワード線WLを選択する。サブアレイSUBは8個のブロック $BK1\sim BK8$ に分割される。ブロック $BK1\sim BK8$ の各々はこれら32個のワード線WLを含む。各メモリセルアレイMA全体は512( $=64\times8$ )個のブロックに分割される。

#### [0065]

ロウデコーダRDはさらに、4ビットのプリデコード信号ZL9~ZL12に 応答して、選択された32個のワード線WLの中から8個のワード線WLを選択



する。これを実現するために、ロウデコーダRDは、ANDツリーを構成する8個のAND回路AND21~AND28を備える。たとえばAND回路AND28は、プリデコード信号ZL0、ZL8及びZL12の全てがHレベルのとき、対応する8個のワード線WLを選択する。

# [0066]

ワード線ドライバVWDWLDは、ロウアドレス信号の3ビットに応答して各ワード線WLに供給される電源をオン又オフにし、これによりロウデコーダRDにより選択された8個のワード線WLの中から1個のワード線WLを駆動する。

# [0067]

リフレッシュサイクル制御回路RCCCは、256個のサブアレイ用に64m s又は128msのリフレッシュ周期を設定し、512個のブロック用に64m s又は256msのリフレッシュ周期を設定する。リフレッシュサイクル制御回路RCCCは、プリデコーダ(図示せず)から9ビットのプリデコード信号ZLI0~ZLI8を受け、9ビットのプリデコード信号ZL0~ZL8をロウデコーダRDに与える。以下、リフレッシュサイクル制御回路RCCCに入力されるプリデコード信号をここから出力されるプリデコード信号ZL0~ZL8と区別するために特に「入力プリデコード信号」という。

# [0068]

リフレッシュサイクル制御回路RCCCは、9ビットのプリデコード信号 ZL0~ZL8に対応して設けられた9個のブロックリフレッシュサイクル制御回路BRCCC0~BRCCC8を備える。各ブロックリフレッシュサイクル制御回路BRCCCi(i=0~8)は、入力プリデコード信号 ZLIiを予め設定された分周比(1、1/2又は1/4)で分周し、その分周したプリデコード信号 ZLiを出力する。各ブロックリフレッシュサイクル制御回路BRCCCiは、ヒューズ回路FCiと、分周器FDiとを備える。したがって、リフレッシュサイクル制御回路RCCC全体は、9個のヒューズ回路FC0~FC8と、それらに対応して設けられた9個の分周器FD0~FD8とを備える。

# [0069]

各ヒューズ回路FCiは、1個のプルアップ抵抗(図示せず)と、1個のヒュ



ーズ(図示せす)とを備える。すなわち、各ヒューズ回路FCiは、図4に示したヒューズ回路FCのうち1系統だけを備える。各ヒューズ回路FCiは、内部のヒューズが切断されていないときLレベルのヒューズ信号FIiを出力し、内部のヒューズが切断されたときHレベルのヒューズ信号FIiを出力する。ヒューズ回路FC0は、1又は1/2の分周比を設定する。ヒューズ回路FC1~FC8は、1又は1/4の分周比を設定する。

# [0070]

各分周器FDiは、転送ゲートTiと、ラッチ回路LCiと、カウンタCTRiと、AND(論理積)ゲートANDiとを備える。これらの構成及び機能は、カウンタCTRiを除き、図3に示した分周器FDと同じである。分周器FD0は、ヒューズ回路FCに設定された分周比で入力プリデコード信号ZLI0を分周する。分周器FD1~FD8は、それぞれヒューズ回路FC1~FC8に設定された分周比で入力プリデコード信号ZLI1~ZLI8を分周する。

## [0071]

カウンタCTROは、リフレッシュイネーブル信号REがHレベルに活性化されかつヒューズ信号FIOがHレベルになったとき活性化され、リフレッシュイネーブル信号RE又はヒューズ信号FIOがLレベルになったとき非活性化される。活性化されたカウンタCTROは1ビットカウンタとして機能し、カウンタ入力信号Cinの立ち下がりエッジに応答してカウントアップされ、1ビットのカウンタ出力信号CoutOOを出力する。入力プリデコード信号ZLIOの立ち上がりエッジごとに、カウンタ出力信号CoutOOは「O」(Lレベル)→「1」(Hレベル)と繰り返し変化する。したがってこの場合、ANDゲートANDOは入力プリデコード信号ZLIOを分周比1/2で分周する。一方、非活性化されたカウンタCTROはカウンタ出力信号CoutOOをHレベルに固定する。したがってこの場合、ANDゲートANDOは入力プリデコード信号ZLIOをそのままプリデコード信号ZLOとして出力する。換言すれば、ANDゲートANDOは入力プリデコード信号ZLOを分周比1で分周する。

## [0072]

カウンタ $CRTi(i=1\sim8)$ は、リフレッシュイネーブル信号REがHレ



ベルに活性化されかつヒューズ信号FIiがHレベルになったとき活性化され、リフレッシュイネーブル信号RE又はヒューズ信号FIiがLレベルになったとき非活性化される。活性化されたカウンタCTRiは2ビットカウンタとして機能し、カウンタ入力信号Cinの立ち下がりエッジに応答してカウントアップされ、2ビットのカウンタ出力信号Coutli, Coutliを出力する。カウンタ出力信号CoutliがMSBで、カウンタ出力信号CoutliがLSBである。入力プリデコード信号ZLIiの立ち上がりエッジごとに、カウンタ出力信号Coutli, Coutliにの0] → [01] → [10] → [11] と繰り返し変化する。したがってこの場合、ANDゲートAND0は入力プリデコード信号ZLIiを分周比1/4で分周する。一方、非活性化されたカウンタCTRiはカウンタ出力信号CoutliをともにHレベルに固定する。したがってこの場合、ANDゲートANDiは入力プリデコード信号ZLIiをそのままプリデコード信号ZLIiを分周比1で分周する。換言すれば、ANDゲートANDiは入力プリデコード信号ZLIiを分周比1で分周する。

# [007.3]

なお、ヒューズ回路FC0~FC8はロウデコーダRDを形成するANDツリーの上に配置される。分周器FD0~FD8は図7中の制御回路CC内に配置される。このような配置を採用すれば、リフレッシュサイクル制御回路RCCCの追加によるチップ面積の増大を抑えることができる。

#### [0074]

次に、このDRAMの動作を説明する。

#### [0075]

64個のサブアレイSUBのうち128msのリテンションテストを合格したサブアレイSUBについては、そのサブアレイSUBに対応するヒューズ回路FC0のヒューズを切断する。さらに512個のブロックのうち256msのリテンションテストも合格したブロックBKj(j=1~8)については、そのブロックBKjに対応するヒューズ回路FCjのヒューズも切断する。残りのブロックBKk(k=1~8)については、そのブロックBKkに対応するヒューズ回路FCkのヒューズを切断しない。



#### [0076]

# (1) 通常アクセス時

通常アクセス時には、リフレッシュイネーブル信号REがLレベルになり、全カウンタCTR0~CTR8が非活性化される。カウンタCTR0はカウンタ出力信号Cout00をHレベルに固定する。カウンタCTR1~CTR8はカウンタ出力信号Cout11, Cout01~Cout18, Cout08をそれぞれHレベルに固定する。したがって、リフレッシュサイクル制御回路RCCCは入力プリデコード信号ZLI0~ZLI8をそのままプリデコード信号ZL0~ZL8としてロウデコーダRDに与える。よって、このDRAMは、リフレッシュサイクル制御回路RCCCを持たない従来のDRAMと同様に動作する。

#### [0077]

## (2) リフレッシュ時

以下、バーストリフレッシュを例に挙げ、その動作を図9及び図10を参照して説明する。

## [0078]

バーストリフレッシュは256個のワード線WLを順次選択し、サブアレイS UB内の全メモリセルをリフレッシュする。このバーストリフレッシュ時には、 図9及び図10に示すように、リフレッシュイネーブル信号REは64msの周 期で、256個のワード線WLを選択する間ずっとHレベルになる。

#### [0079]

# (2.1) 全ヒューズ回路が切断されていない場合(図9)



ブロックBKi内の全メモリセルがリフレッシュされる。プリデコード信号ZL 1~ZL8はいずれも64msの周期でHレベルになるので、サブアレイSUB 内の全メモリセルは通常通り64msの周期でリフレッシュされる。

#### [0080]

(2.2) ヒューズ回路FC0及びFC3が切断された場合(図10)

リテンションテストの結果、サブアレイSUB内の全メモリセルのデータ保持時間が128ms以上の場合、ヒューズ回路FC0のヒューズを切断する。さらに、たとえばブロックBK3内の全メモリセルのデータ保持時間が256ms以上の場合、ヒューズ回路FC3のヒューズを切断する。

## [0081]

この場合、図10に示すように、ブロックリフレッシュサイクル制御回路BRCCC1,BRCCC2,BRCCC4~BRCCC8は入力プリデコード信号ZL1,ZLI1,ZLI2,ZLI4~ZLI8をそのままプリデコード信号ZL1,ZL2,ZL4~ZL8としてロウデコーダRDに与えるが、ブロックリフレッシュサイクル制御回路BRCCC0は入力プリデコード信号ZLI0を分周比1/2で分周し、ブロックリフレッシュサイクル制御回路BRCCC3は入力プリデコード信号ZLI3を分周比1/4で分周する。したがって、プリデコード信号ZLI3を分周比1/4で分周する。したがって、プリデコード信号ZL1,ZL2,ZL4~ZL8の周期は64msのままであるが、プリデコード信号ZL0の周期は128msになり、プリデコード信号ZL13の周期は256msになる。

# [0082]

プリデコード信号 Z L 0 の周期が 1 2 8 m s になるので、サブアレイ S U B は 1 2 8 m s の周期でしか選択されない。したがって、プリデコード信号 Z L 0 が L レベルの間にプリデコード信号 Z L 1 , Z L 2 , Z L 4  $\sim$  Z L 8 が H  $\nu$  ベルになっても、プロック B K 1 , B K 2 , B K 4  $\sim$  B K 8 は選択されない。その結果、プロック B K 1 , B K 2 , B K 4  $\sim$  B K 8 はプリデコード信号 Z L 0 の周期 1 2 8 m s でリフレッシュされ、ブロック B K 3 はプリデコード信号 Z L 3 の周期 2 5 6 m s でリフレッシュされる。

#### [0083]



本実施の形態では8個の3入力ANDゲートAND1~AND8を用いているが、これに代えて8個の4入力ANDゲートを用い、ANDゲートAND0から出力されるプリデコード信号ZL0をロウデコーダRDに代えてこれら8個の4入力ANDゲートに共通に与えるようにしてもよい。この場合の動作は上記と同じである。

## [0084]

以上のように第2の実施の形態によれば、最短データ保持時間が128ms以上のサブアレイSUBについてはヒューズ回路FC0を切断することによりこのサブアレイSUBのリフレッシュ周期を通常の2倍の128msに設定することができる。さらにこのサブアレイSUBのうち最短データ保持時間が256ms以上のブロックについては対応するヒューズ回路を切断することによりそのブロックのリフレッシュ周期を通常の4倍の256msに設定することができる。したがって、リフレッシュ周期を通常よりも長く設定したサブアレイやブロックにおいてはリフレッシュに必要な消費電力を低減することができる。

# [0085]

また、従来の方式では8個のブロックBK1~BK8のうち1個でも最短データ保持時間が128~256msであれば、たとえ他のブロックの最短データ保持時間が256ms以上であっても、サブアレイSUB全体のリフレッシュ周期を128msに設定しなければならない。しかし本実施の形態では、サブアレイ、ブロックの順にリフレッシュ周期を階層的に設定することができるので、最短データ保持時間が128~256msのブロックのリフレッシュ周期のみを128msに設定し、その他のブロックのリフレッシュ周期を256msに設定することができる。その結果、その他のブロックにおけるリフレッシュに必要な消費電力を従来よりも低減することができる。しかも、従来のDRAMにリフレッシュサイクル制御回路RCCCを追加するだけで上記のような効果を得ることができる。

## [0086]

本実施の形態によれば、リフレッシュ電流 I r は一般に次の式(3)で与えられる。



I  $r = I b \times F 2 / N b 1 + I b / 2 \times F 4 / N b 2 + I b / 4 \times (N b 2 - F 4 - F 2 \times N b 2 / N b 2) / N b 2 \cdots (3)$ 

## [0087]

ここで、Ib及びFnは上記式(1)と同じである。Nbnはn×64msのリフレッシュ周期でリテンションテストを行うときに適用するブロックの総数である。

## [0088]

仮に128msのリテンションテストで64プロックのうち10プロックが不合格になり、256msのリテンションテストで512プロックのうち100プロックが不合格になったとすると、この場合のリフレッシュ電流Irは次の式(4)で得られる。

I  $r = I b \times 1 0/6 4 + I b/2 \times 1 0 0/5 1 2 + I b/4 \times (5 1 2 - 1 0 0 - 1 0 \times 5 1 2/6 4) /5 1 2$ 

 $= I b \times (10/64 + 1/2 \times 100/512 + 1/4 \times 332/512) = 0.416 I b \cdots (4)$ 

# [0089]

この場合のリフレッシュ電流は、リフレッシュ周期を一律に64msとした場合の半分以下になる。

#### [0090]

ただし、これは128msのリテンションテストで不合格になる10ブロックと、256msのリテンションテストで不合格になる100ブロックとが全く重複しない最悪の場合である。仮に256msのリテンションテストで不合格になる100ブロックのうち80プロックが128msのリテンションテストで不合格になる10プロックに既に含まれていたとすると、256msのリテンションテストで不合格になるのは実質20プロックしかない。よって、この場合のリフレッシュ電流Irは次の式(5)で得られる。

I  $r = I b \times (1 0/6 4 + 1/2 \times 2 0/5 1 2 + 1/4 \times 4 1 2/5 1 2$ ) = 0. 3 7 6 I b ... (5)

## [0091]



この場合のリフレッシュ電流 Ir は、リフレッシュ周期を一律に64msとした場合の3分の1近くになる。

## [0092]

# [第3の実施の形態]

本第3の実施の形態は、上記第2の実施の形態と同じ機能を実現するものであるが、回路構成が異なる。

## [0093]

本実施の形態では図11に示すように、ヒューズ回路FC 0 はあるが、分周器FD 0 はない。したがって、入力プリデコード信号Z L 1 0 は常にそのままプリデコード信号Z L 0 としてロウデコーダR 0 Dに与えられる。ヒューズ回路FC 0 から出力されたヒューズ信号FI 0 は8個のカウンタCTR 1  $\sim$  CTR 1  $\sim$ 

#### [0094]

リテンションテストの結果、全ブロックBK1~BK8の最短データ保持時間が128ms以上の場合、ヒューズ回路FC0を切断する。さらに、たとえばブロックBK8の最短データ保持時間が256ms以上の場合、ヒューズ回路FC8も切断する。この場合、Hレベルのヒューズ信号FI0に応答して全カウンタCTR1~CTR8のカウンタ出力信号Cout01~Cout08がイネーブルされ、Hレベルのヒューズ信号FI8に応答してカウンタCTR8のカウンタ出力信号Cout18がイネーブルされる。したがって、カウンタCTR8のみが2ビットカウンタとして機能し、他のカウンタCTR1~CTR7は1ビットカウンタとして機能する。よって、分周器FD8のみが入力プリデコード信号2LI8を分周比1/4で分周し、他の分周器FD1~FD7は入力プリデコード信号2LI8を分周比1/2で分周する。

## [0095]



以上の結果、図12に示すように、プリデコード信号ZL1~ZL7は128msの周期でHレベルになり、プリデコード信号ZL8は256msの周期でHレベルになる。そのため、ブロックBK1~BK7は通常の2倍の周期でリフレッシュされ、ブロックBK8は通常の4倍の周期でリフレッシュされる。

## [0096]

# [第4の実施の形態]

本第4の実施の形態は、上記第3の実施の形態とブロック構成が異なる。上記 実施の形態3では各ブロック内の32個のワード線WLは1箇所に集中している のに対し、本実施の形態では8個ごとに4箇所に分散している。

## [0097]

本実施の形態では図13に示すように、ロウデコーダRDは、4個のANDゲートAND41~AND44を含むANDツリーで構成される。ロウデコーダRDは、プリデコード信号ZL0に応答して256個のワード線WLを選択する。ロウデコーダRDはさらに、選択された256個のワード線WLの中から32個のワード線WLをプリデコード信号ZL1~ZL8に応答して選択する。ロウデコーダRDはさらに、選択された32個のワード線WLの中から8個のワード線WLをプリデコード信号ZL9~ZL12に応答して選択する。たとえばプリデコード信号ZL8がHレベルになった場合、ANDゲートAND41~AND44の各々は対応する8個のワード線WLを選択する。このとき選択された32個のワード線WLがブロックBK8を構成する。

# [0098]

データ保持時間の短いメモリセルが1箇所に集中している場合には上記第3の 実施の形態の方が好ましいが、分散している場合には本第4の実施の形態の方が 好ましい。

## [0099]

本実施の形態のリフレッシュサイクル制御回路RCCCは上記第3の実施の形態と同じであるが、上記第2の実施の形態と同じにしてもよい。

# [0100]

また上記第2~4の実施の形態では、128msのリフレッシュ周期を64プ



ロック(サブアレイ)に分けて設定し、256msのリフレッシュ周期を512 ブロックに分けて設定しているが、リフレッシュ周期設定の階層数、リフレッシュ周期の種類、ブロック数などは全て例示であって、特に限定されるものではない。たとえばカウンタのビット数を3ビット、4ビットなどと増やせば、リフレッシュ周期の種類も512ms、1024msなどと増やすことができる。

# [0101]

また上記2階層方式では256個のワード線当たり9個のヒューズを設けているが、32個のワード線当たり2個のヒューズ、つまり256個のワード線当たり16個のワード線を設ければ、各2ビットカウンタの出力をイネーブルすることができ、その結果、32個のワード線からなるブロックごとに64ms、128ms及び256msという3種類のリフレッシュ周期を選択することができる。

## [0102]

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。

# 【図面の簡単な説明】

#### 【図1】

本発明の第1の実施の形態によるDRAMの全体構成を示す機能ブロック図である。

## [図2]

図1中のロウデコーダ及びリフレッシュサイクルサイクル制御回路を含む周辺 回路の構成を示す機能プロック図である。

#### 【図3】

図2中のブロックリフレッシュサイクル制御回路の構成を示す機能ブロック図 である。

#### 【図4】

図3中のヒューズ回路の構成を示す回路図である。



#### 【図5】

図 $1 \sim 204$ に示したDRAMのバーストリフレッシュ動作を示すタイミング図である。

## [図6]

本発明の第2の実施の形態によるDRAMの全体構成を示す機能ブロック図である。

#### 【図7】

図6中の1個のサブアレイ及びその周辺回路の構成を示す機能ブロック図である。

#### [図8]

図7中のリフレッシュサイクル制御回路、ロウデコーダ、仮想ワード線デコー ダ及びワード線ドライバの構成を示す機能ブロック図である。

#### 【図9】

図8に示したリフレッシュサイクル制御回路において全ヒューズ回路が切断されていない場合の動作を示すタイミング図である。

#### 【図10】

図8に示したリフレッシュサイクル制御回路においてヒューズ回路FC0及び FC3が切断された場合の動作を示すタイミング図である。

#### 【図11】

本発明の第3の実施の形態によるDRAMにおけるリフレッシュサイクル制御回路、ロウデコーダ、仮想ワード線デコーダ及びワード線ドライバの構成を示す機能ブロック図である。

#### 【図12】

図11に示したリフレッシュサイクル制御回路においてヒューズ回路FC0及びFC3が切断された場合の動作を示すタイミング図である。

## 【図13】

本発明の第4の実施の形態によるDRAMにおけるリフレッシュサイクル制御 回路、ロウデコーダ、仮想ワード線デコーダ及びワード線ドライバの構成を示す 機能ブロック図である。





# 【符号の説明】

MA メモリセルアレイ

SUB, SUB1~SUB4 サブアレイ

BK, BK1~BK8 プロック

BDEC ブロックデコーダ

RAC ロウアドレスカウンタ

RD ロウデコーダ

BRD ブロックロウデコーダ

RCCC リフレッシュサイクル制御回路

BRCCC, BRCCC0~BRCCC8 ブロックリフレッシュサイクル制御

# 回路

FD, FD0~FD8 分周器

FC, FC0~FC8 ヒューズ回路

BSI 入力ブロック選択信号

BSO, BSO1, BSO2, BSO3 出力ブロック選択信号

ZLI0~ZLI12 入力プリデコード信号


PD1, PD2, ZL0~ZL12 プリデコード信号



【書類名】


図面

【図1】






【図2】






【図3】






【図4】






【図5】






[図6]






【図7】






【図8】






【図9】






【図10】






【図11】






【図12】





【図13】





【書類名】 要約書

【要約】

【課題】 リフレッシュ周期をきめ細かく設定することによりリフレッシュ電流を効果的に低減することの可能なDRAMを簡単な回路構成で実現する。

【解決手段】 メモリセルアレイは64個のサブアレイに分割され、各サブアレイはさらに8個のブロックに分割される。リフレッシュサイクル制御回路RCCCは、1又は1/2の分周比を設定するヒューズ回路FC0と、その設定された分周比でプリデコード信号ZLI0を分周する分周器FD0と、1又は1/4の分周比を設定するヒューズ回路FС1~FС8と、その設定された分周比でプリデコード信号ZLI1~ZLI8を分周する分周器FD1~FD8とを備える。リフレッシュサイクル制御回路RCCCは、64個のサブアレイ用に64又は128msのリフレッシュ周期を、512個のブロック用に64又は256msのリフレッシュ周期を設定することができる。

【選択図】 図8



### 認定・付加情報

特許出願の番号 特願2003-110319

受付番号 50300622273

書類名 特許願

担当官 土井 恵子 4264

作成日 平成15年 4月16日

<認定情報・付加情報>

【特許出願人】

【識別番号】 390009531

【住所又は居所】 アメリカ合衆国10504、ニューヨーク州 ア

ーモンク ニュー オーチャード ロード

【氏名又は名称】 インターナショナル・ビジネス・マシーンズ・コ

ーポレーション

【復代理人】 申請人

【識別番号】 100104444

【住所又は居所】 大阪府大阪市北区天満2丁目2番1号 角野ビル

2階 インテリクス国際特許事務所

【氏名又は名称】 上羽 秀敏

【代理人】

【識別番号】 100086243

【住所又は居所】 神奈川県大和市下鶴間1623番地14 日本ア

イ・ビー・エム株式会社 大和事業所内

【氏名又は名称】 坂口 博

【代理人】

【識別番号】 100091568

【住所又は居所】 神奈川県大和市下鶴間1623番地14 日本ア

イ・ビー・エム株式会社 大和事業所内

【氏名又は名称】 市位 嘉宏

【代理人】

【識別番号】 100108501

【住所又は居所】 神奈川県大和市下鶴間1623番14 日本アイ

・ビー・エム株式会社 知的所有権

【氏名又は名称】 上野 剛史

次頁無

#### 特願2003-110319

#### 出願人履歴情報

#### 識別番号

[390009531]

1. 変更年月日 [変更理由]

2000年 5月16日

更埋田」 (\* ご 名称変更

住 所

アメリカ合衆国10504、ニューヨーク州 アーモンク (

番地なし)

氏 名

インターナショナル・ビジネス・マシーンズ・コーポレーショ

ン

2. 変更年月日 [変更理由]

2002年 6月 3日

住所変更

住 所

アメリカ合衆国10504、ニューヨーク州 アーモンク ニ

ユー オーチャード ロード

氏 名

インターナショナル・ビジネス・マシーンズ・コーポレーショ

シ

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
C omygn

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.